인피니언, 고전력 밀도 애플리케이션용 StrongIRFET MOSFET 제품군 출시

인피니언, D2PAK 7pin+ 패키지로 제공되는 StrongIRFET™ MOSFET 제품군

인피니언 테크놀로지스(코리아 대표이사 이승수)는 D2PAK 7pin+ 패키지로 제공되는 40V StrongIRFET™ MOSFET 제품군을 출시했다. 새로운 MOSFET 제품군은 0.65mΩ의 극히 낮은 RDS(on)과 업계 최고의 전류 전달 용량을 제공한다. 그러므로 높은 효율과 신뢰성을 필요로 하는 고 전력 밀도 애플리케이션의 견고성과 신뢰성을 향상시킨다. 또한 표면실장 D2PAK 7pin+ 패키지는 저전압 드라이브, 배터리로 구동되는 공구, 경량 전기차에 사용하기 적합하다. 다양한 패키지 타입으로 제공되는 StrongIRFET 제품군에 새로운 D2PAK 7pin+ 패키지를 추가함으로써, 다양한 설계 과제에 따라 적합한 전력 디바이스를 선택할 수 있는 선택폭이 넓어졌다. 새로운 패키지는 호환 가능한 핀아웃 옵션을 제공하므로 설계 유연성을 높인다. 표준 D2PAK 7pin 패키지와 비교해서 새로운 제품은 최고 15퍼센트까지 낮은 RDS(on)과 접합부에서 PCB로 최고 39퍼센트까지 낮은 열 저항을 특징으로 한다. 이 패키지는 표준 D2PAK 7pin과 동일한 풋프린트 및 핀아웃으로 최고 20퍼센트까지 더 큰 다이를 탑재할 수 있다. 따라서 기존의 D2PAK 7pin 및 H2PAK 패키지를 손쉽게 교체할

아마존 EC2 F1 인스턴트에서 자일링스 버텍스 울트라스케일+ FPGA 사용

xilinx ultrascale

자일링스는 아마존 EC2(Amazon Elastic Compute Cloud) F1 인스턴스에서 고성능 자일링스 버텍스 울트라스케일+(Virtex® UltraScale+™) FPGA를 사용할 수 있게 되었다고 발표했다. 이 인스턴스는 FPGA로프로그래머블 하드웨어 가속을 제공해 사용자가 직접 작업량에 따른요구 조건에 맞는 컴퓨팅 자원을 최적화할 수 있다. 아마존 웹 서비스(Amazon Web Service)는 클라우드에 안전하고유연한 컴퓨팅 용량을 제공하는 반면, F1 인스턴스는 FPGA를 이용해 중요한 작업량에 대한 하드웨어 가속을 수월하게 만든다. FPGA는프로그래밍이 가능하기 때문에 사용자가 하드웨어를 재설계하지 않고도 언제든지 하드웨어 가속을 업데이트하고 최적화할 수 있어 평가와 개선을 위한 시간을 단축시킬 수 있다. F1 인스턴스는 높은 대역폭과 개선된 네트워킹, 매우 높은 컴퓨팅 용량을 요구하는 복잡한 과학, 엔지니어링, 비즈니스 문제를 해결하는데 사용된다. 이 인스턴스는 특히 임상 유전체학, 재무 분석, 비디오처리, 빅데이터, 보안, 머신 러닝처럼 시간에 민감한 분야에서 유용하다.

아마존 EC2 F1 인스턴스, 자일링스 16나노 FPGA 채택

유전체학, 재무분석, 비디오 프로세싱, 빅데이터, 보안, 머신 러닝 추론 가속화 자일링스는 아마존 웹 서비스(AWS)가 아마존 엘라스틱 클라우드 컴퓨트(Amazon EC2) F1 인스턴스 타입에 자일링스 16나노 울트라스케일+ FPGA를 채택해 유전체학, 재무분석, 비디오 프로세싱, 빅데이터, 보안, 머신 러닝 추론 등의 작업을 가속한다고 발표했다. AWS는 아마존 EC2 F1 인스턴스 외에, FPGA 개발자 아마존 머신 이미지(Amazon Machine Image, AMI)도 발표했다. 이것은 자일링스의 Vivado® 디자인 스위트와 Vivado 라이선스가 포함된 개발 툴 및 스크립트로 구성되어 있다. 자일링스의 기업전략 마케팅 수석 부사장 스티브 글레이저(Steve Glaser)는, “FPGA가 클라우드에서 대세가 될 것이라 믿고 있다”고 말하며, “지난 주 AWS의 발표는 이것이 지금 현재 일어나고 있고, 여세를 몰아가고 있다는 증거다”라고 덧붙였다. 아마존 EC2 F1 인스턴스에 대한 자세한 정보는 https://aws.amazon.com/ec2/instance-types/f1에서 볼 수 있고, AWS 개발자 블로그는 https://aws.amazon.com/blogs/aws/developer-preview-ec2-instances-f1-with-programmable-hardware에서 볼 수 있다. 아이씨엔 매거진 news@icnweb.co.kr

알테라 코리아, 전국 대학(원)생 대상 2016 Altera Design Contest 개최

알테라 코리아, 알테라 디자인 콘테스트 2016

세계적인 프로그래머블 솔루션회사 알테라의 한국지사인 알테라코리아(대표 김동훈, www.altera.com)는 한국에서 지난해에 이어 4번째로 Altera Design Contest를 Altera의 영업 및 기술지원 파트너사인 Axios와 공동 개최하며, 온라인 등록접수를 시작했다고 밝혔다. 이 콘테스트는 Altera University Program의 일환으로서 한국의 대학생/대학원생들이 Altera FPGA를 이용해서 혁신적인 SoPC 시스템디자인을 설계하도록 고취하고, 이들 학생들의 창의성과 FPGA 설계 역량을 발굴하고 SoPC 시스템디자인을 설계하도록 동기부여를 하기 위한 것이다. 이 콘테스트의 수상자는 공식적인 시상식에서 발표하며 총1500만원의 상금이 주어진다. 시상식은 최종 리포트 제출 후 우승팀 선정 후, 당일 작품 발표와 함께 순위가 결정된다. 대학생/대학원생이면 누구나 개인 또는 팀자격으로 이 콘테스트에 참여할 수 있다. 각 개인/팀은 5월 5일까지 콘테스트 랜딩페이지(www.axios.co.kr)를 통해 등록신청서를 제출해야하며, 6월 6일까지 제 1차 제안서를 제출해야한다. 모든 디자인 제안서는 Altera Korea와 Axios로 이루어진 위원회에서 심사 및 평가하며, 6월 30일까지 35개의 우수 디자인제안서를 선정한다. 이렇게 1차 심사를 통과한 개인/팀에게는 1개의 Altera DE1-SoC 개발

자일링스, 데이터 센터 인터커넥트에서 비용 효율을 높여주는 획기적인 트랜시버 발표

5미터의 구리 케이블당 25Gb를 지원하는 업계 최초의 FPGA, 버텍스 울트라스케일 디바이스 자일링스는 데이터 센터 인터커넥트의 비용 효율을 높여주는 획기적인 트랜시버 기술을 발표한다고 밝혔다. 자일링스의 버텍스(Virtex)® 울트라스케일(UltraScale)™ 디바이스는 데이터 센터에서 25GE, 50GE, 100GE 구리 케이블 및 백플레인 IEEE을 준수한다. 또한, 데이터 센터에서 최대 5 미터의 구리 케이블까지, 그리고 백플레인 인터커넥트에서 최대 1미터까지 지원하는 관련 규격들을 충족한다. 이러한 규격에는 IEEE 802.3bj 100GBASE-CR4/KR4, IEEE 802.3by 25GBASE-CR/CR-S/KR/KR-S 및 25Gb(기가비트) 이더넷 컨소시엄 50GBASE-CR2/KR2 등이 있다. 이로써 데이터 센터 고객들은 비용 및 전력이 최적화된 솔루션으로 어떤 규격이나 규격을 준수하는 판매 업체든 ToR(top-of-rack) 스위치로 서버를 연결하여 광 케이블 대신 nx25G 구리 케이블을 사용할 수 있다. 자일링스의 트랜시버 기술은 뛰어난 신호 품질과 자동 조정 이퀄라이제이션으로 최고의 신호 무결성과 가장 빠른 직렬 링크 구현했다. 버텍스 울트라스케일 FPGA는 통합된 100G 이더넷 MAC IP, 소프트 오류 교정(RS-FEC) IP, ASIC급 로직 패브릭 등을 이용해 데이터

자일링스, 업계 최초의 하이엔드 FinFET FPGA인 16nm 버텍스 울트라스케일+ 디바이스 출시

100여 개 이상의 고객사들과 울트라스케일+ 포트폴리오 및 디자인 툴 협력 자일링스는 TSMC의 16FF+ 프로세스가 사용된 업계 최초의 하이엔드 FinFET FPGA인 버텍스(Virtex)® 울트라스케일+(UltraScale+)™ FPGA를 출시한다고 밝혔다. 자일링스는 울트라스케일+ 포트폴리오 및 디자인 툴에서 100 여 개 이상의 고객사들과 활발한 협력을 진행하고 있으며, 그 가운데 60 곳 이상은 이미 디바이스 및 보드를 주문했다. 버텍스 울트라스케일+ 디바이스가 징크(Zynq)® 울트라스케일+ MPSoC와 킨텍스(Kintex)® 울트라스케일+ FPGA에 포함되면서, 자일링스® 16nm 포트폴리오의 3개 제품군을 모두 이용할 수 있다. 버텍스 울트라스케일+ 디바이스는 업계 유일의 20nm 하이엔드 FPGA인 버텍스 울트라스케일 제품군의 성공을 기반으로 하고 있다. 이 새로운 디바이스는 32G 트랜시버, PCIe® Gen 4 통합 코어 및 UltraRAM 온칩 메모리 기술과 같은 업계를 선도하는 기술역량을 이용하여 차세대 데이터 센터, 400G 및 테라비트 유선 통신, 테스트 및 계측, 우주항공, 국방 시장에서 요구되는 성능과 통합을 제공하고 있다. 자일링스의 프로그래머블 제품 총괄 매니저 및 수석 부사장인 빅터 펭(Victor

RF 측정을 재정의하다

VSA, VSG, 그리고 개방형 FPGA의 통합 한정규 대리 Jungkyu.han@ni.com 한국내쇼날인스트루먼트 자동화 테스트 솔루션 담당 수 십 년에 걸쳐 소프트웨어 정의된 RF 테스트 시스템 아키텍처는 테스트 업계에 빠른 속도로 보급화되고 있습니다. 기존 박스형 계측기 형태를 지닌 대부분의 상용 (COTS) 자동화 RF 테스트 시스템은 어플리케이션 소프트웨어를 사용하여 버스 인터페이스를 통해 계측기와 통신합니다. 하지만, RF 어플리케이션이 더욱 복잡해짐에 따라 엔지니어들은 테스트 시간과 비용을 최대한 줄이면서 기능은 개선해야 하는 부담을 안고 있습니다. 테스트 측정 알고리즘, 버스 속도, CPU 속도의 향상으로 테스트 시간이 단축된 것은 사실이지만, 더욱 복잡해지는 RF 테스트 어플리케이션을 다루기 위해서는 획기적인 기능 개선이 필요한 상황입니다. 상용 RF 테스트 계측기는 속도와 유연성을 충족시키기 위해 FPGA 활용성을 늘렸습니다. FPGA는 소프트웨어 개발 환경을 통해 하드웨어 기능을 직접 설정할 수 있는 재프로그래밍이 가능한 실리콘 칩입니다. RF 계측에 FPGA를 활용하는 것은 현명한 선택이지만, FPGA는 특정 목적을 위해 제작되었고, 기능이 제한적이며,

알테라, 후지 제록스 ‘2014 프리미어 파트너 어워드’ 수상

알테라 코포레이션이 일본 후지 제록스(Fuji Xerox)로부터 2014프리미어 파트너(Premier Partner)로 선정됐다. 후지 제록스는 일본에 본사를 두고 아시아 태평양 지역에서 제로그라피(일렉트로포토그래픽)및 문서 관련 제품과 서비스를 개발하고 생산,판매하는 기업이다.알테라는 알테라 FPGA및 SoC프로그래머블 로직 디바이스와 기술의 기술 탁월성,비용 효율성,우수한 납기에서 또 한 번 가장 높은 점수를 기록해 올해 2년 연속 후지 제록스로부터 프리미어 파트너 어워드를 수상했다. Tomoyuki Matsuura 후지 제록스 조달 그룹 부사장 겸 총괄 매니저는 "수년 동안 알테라는 우리 회사에 신뢰할 수 있는 기술과 최고 품질의 기술 지원을 제공해왔다"면서 "이와 더불어 알테라는 적시 공급과 고품질 제품으로 2013년에 우리 회사가 사업 목표를 달성하고 고객에게 최고 품질의 비용 경쟁력이 탁월한 솔루션을 제공할 수 있도록 했다"고 말했다. 아이씨엔 뉴스팀 news@icnweb.co.kr  

FPGA 개발자를 위한 핫 아이템, Altera SDK for OpenCL

Altera는 프로그래머들이 FPGA로 알고리즘을 가속화하는 작업을 대대적으로 간소화할 수 있게 하였다고 밝혔다.   Altera SDK for OpenCL 버전 14.0은 프로그래머 친화적이며 신속한 프로토타이핑 설계 플로우를 포함함으로써 사용자들이 FPGA 가속화기 보드를 기반으로 수분 이내에 프로토타입을 작성할 수 있게 되었다. 또한 Altera와 보드 파트너사들이 Altera의 OpenCL 솔루션을 지원하는 다양한 유형의 레퍼런스 디자인, 레퍼런스 플랫폼, FPGA 개발 보드를 제공함으로써 FPGA 기반 애플리케이션 개발 작업을 추가적으로 더욱 단축할 수 있게 하였다. 이러한 레퍼런스 플랫폼을 이용함으로써 특정한 애플리케이션 요구를 충족하는 커스텀 FPGA 가속화기의 개발 작업 또한 간소화할 수 있다.   Altera는 OpenCL 용의 소프트웨어 개발 키트(SDK)를 정식으로 제공하고 있는 유일한 회사이다. 이 솔루션을 이용함으로써 프로그래머들이 C 기반 OpenCL 언어를 이용해서 알고리즘을 개발하고 FPGA의 성능과 전력 효율을 빠르게 활용할 수 있다. Altera SDK for OpenCL 버전 14.0은 신속한 프로토타이핑 설계 플로우를 포함함으로써 수분 이내에 OpenCL 커널 코드를 에뮬레이트하고, 디버깅하고, 최적화하고,