알테라, OPNFV 오픈 소스 플랫폼 가입 – 네트워크 기능 가상화(NFV)에 FPGA 활용 확대

알테라 logo

알테라(Altera)는 자사가 NFV(network function virtualization)를 사용해서 새로운 제품과 서비스를 개발할 때 시간을 단축할 수 있도록 하기 위한 캐리어급 통합 오픈 소스 플렉서블 플랫폼으로서 OPNFV(Open Platform for NFV)에 가입했다고 밝혔다. 오픈 소스 프로젝트로서 OPNFV는 표준화 기구, 오픈 소스 커뮤니티, 영리 업체들이 서로 머리를 맞대서 업계에서 이용하기 위한 사실상의 표준적 오픈 소스 NFV 플랫폼을 제공하고자 하는 것이다. OPNFV(Open Platform for NFV)는 NFV를 사용한 새로운 제품이나 서비스를 빠르게 도입할 수 있게 하기 위한 캐리어급의 통합 오픈 소스 레퍼런스 플랫폼이다. OPNFV는 서비스 사업자, 벤더, 사용자들이 한 데 모여서 협력하기 위한 오픈 포럼으로서 NFV 기술을 지속적으로 향상시키는 것을 취지로 한다. NFV는 IT 가상화 기술을 사용해서 전체적인 네트워크 노드 및 기능 클래스들을 빌딩 블록들로 가상화해서 이들 빌딩 블록을 연결함으로써 통신 서비스를 구축할 수 있게 하는 것이다. 알테라는 OPNFV

알테라, 후지 제록스 ‘2014 프리미어 파트너 어워드’ 수상

알테라 코포레이션이 일본 후지 제록스(Fuji Xerox)로부터 2014프리미어 파트너(Premier Partner)로 선정됐다. 후지 제록스는 일본에 본사를 두고 아시아 태평양 지역에서 제로그라피(일렉트로포토그래픽)및 문서 관련 제품과 서비스를 개발하고 생산,판매하는 기업이다.알테라는 알테라 FPGA및 SoC프로그래머블 로직 디바이스와 기술의 기술 탁월성,비용 효율성,우수한 납기에서 또 한 번 가장 높은 점수를 기록해 올해 2년 연속 후지 제록스로부터 프리미어 파트너 어워드를 수상했다. Tomoyuki Matsuura 후지 제록스 조달 그룹 부사장 겸 총괄 매니저는 "수년 동안 알테라는 우리 회사에 신뢰할 수 있는 기술과 최고 품질의 기술 지원을 제공해왔다"면서 "이와 더불어 알테라는 적시 공급과 고품질 제품으로 2013년에 우리 회사가 사업 목표를 달성하고 고객에게 최고 품질의 비용 경쟁력이 탁월한 솔루션을 제공할 수 있도록 했다"고 말했다. 아이씨엔 뉴스팀 news@icnweb.co.kr  

알테라, 14nm Stratix 10 FPGA 및 SoC 설계 소프트웨어 출시

알테라 14nm Stratix 10 FPGA 및 SoC 설계 소프트웨어

Fast Forward Compilation 기능을 포함한 Stratix 10 설계 소프트웨어로 2배 혁신적 성능 달성 알테라가 올해초 발표한 초기 고객 벤치마킹 결과의 성공을 바탕으로 업계 최초로 14nm FPGA에 적용되는 설계 소프트웨어인 Stratix® 10 FPGA 및 SoC를 위한 초기 액세스 설계 소프트웨어를 발표했다. 이번 제품 발표로 고객은 오늘 즉시 Stratix 10 FPGA 설계를 시작해 Stratix 10 HyperFlex 아키텍처와 인텔의 14nm 트라이게이트(Tri-Gate) 공정으로 구현되는 2배 코어 성능 이득을 직접 경험할 수 있게 됐다. 알테라는 이 설계 소프트웨어와 함께 혁신적인 Fast Forward Compilation 기능을 포함한 Hyper-Aware 설계 흐름을 제공함으로써 고객은 이를 통해 빠른 설계 성능을 확인하고 새로운 수준의 성능을 달성할 수 있다고 강조했다. Stratix 10 FPGA의 획기적으로 향상된 코어 성능과 함께 이전 세대 FPGA 아키텍처로 실현할 수 없는 새로운 수준의 성능에 도달하는 HyperFlex 아키텍처의 혁신적 기능을 이용함으로써 사용자는 이제 설계에서 성능의 지평을 넓혀나갈 수 있게 되었다. 고객의 설계에 2배 성능 향상을 구현하도록 개발된 Fast Forward Compilation은 성능의 병목지점을 찾아내 사용자가 쉽게 구현할 수 있는 상세한

FPGA 개발자를 위한 핫 아이템, Altera SDK for OpenCL

알테라 logo

알테라(Altera)는 프로그래머들이 FPGA로 알고리즘을 가속화하는 작업을 대대적으로 간소화할 수 있게 하였다고 밝혔다. Altera SDK for OpenCL 버전 14.0은 프로그래머 친화적이며 신속한 프로토타이핑 설계 플로우를 포함함으로써 사용자들이 FPGA 가속화기 보드를 기반으로 수분 이내에 프로토타입을 작성할 수 있게 되었다. 또한 Altera와 보드 파트너사들이 Altera의 OpenCL 솔루션을 지원하는 다양한 유형의 레퍼런스 디자인, 레퍼런스 플랫폼, FPGA 개발 보드를 제공함으로써 FPGA 기반 애플리케이션 개발 작업을 추가적으로 더욱 단축할 수 있게 하였다. 이러한 레퍼런스 플랫폼을 이용함으로써 특정한 애플리케이션 요구를 충족하는 커스텀 FPGA 가속화기의 개발 작업 또한 간소화할 수 있다. Altera는 OpenCL 용의 소프트웨어 개발 키트(SDK)를 정식으로 제공하고 있는 유일한 회사이다. 이 솔루션을 이용함으로써 프로그래머들이 C 기반 OpenCL 언어를 이용해서 알고리즘을 개발하고 FPGA의 성능과 전력 효율을 빠르게 활용할 수 있다. Altera SDK for OpenCL 버전 14.0은 신속한 프로토타이핑 설계

Altera Introduces SDK for OpenCL Version 14.0

Altera Corporation today dramatically simplified a programmer’s ability to accelerate algorithms in FPGAs. The Altera SDK for OpenCL version 14.0 includes a programmer-familiar rapid prototyping design flow that enables users to prototype designs in minutes on an FPGA accelerator board. Altera, along with its board partners, further accelerate the development of FPGA-based applications by offering reference designs, reference platforms and FPGA development boards that are supported by Altera’s OpenCL solution. These reference platforms also streamline the development of custom FPGA accelerators to meet specific application requirements. Altera is the only company to offer a publicly available, OpenCL conformant software development kit (SDK). The solution allows programmers to develop algorithms with the C-based OpenCL language and harness the performance and power efficiencies

알테라와 캐비엄, 네트워킹 어플라이언스를 위한 사전 검증된 패킷 분류 솔루션 제공

Interlaken Look-Aside IP(intellectual property) 코어

알테라 코포레이션(www.altera.com)은 자사의 Interlaken Look-Aside IP(intellectual property) 코어가 테스트를 마쳤으며 캐비엄(Cavium)의 NEURON Search™ 프로세서와 상호운용이 가능하다고 밝혔다. 즉시 배치 가능한 이 사전 검증된 솔루션은 네트워킹 OEM에 라우터, 스위치, 방화벽, 보안 스토리지를 비롯한 네트워킹 어플라이언스에 사용되는 낮은 지연의 고성능 패킷 인터페이스를 제공한다. Interlaken Look-Aside IP 코어는 현재 알테라의 업계 최고 IP 코어 포트폴리오의 일부로 제공된다. 알테라 IP 코어 포트폴리오는 알테라의 Arria® 10 및 Stratix® V FPGA 내에 통합할 경우 탁월한 성능과 지연, 공간 이용을 제공하도록 최적화되었다. 알테라의 FPGA 기반 Interlaken Look-Aside 솔루션은 최대 300Gbps 전송 속도로 데이터 경로 디바이스와 look-aside 코프로세서 간에 상호운용을 가능하게 하며 500Mpps 성능을 제공한다. 탁월한 성능 외에도 Interlaken Look-Aside IP는 소프트 및 하드구현 로직 블록으로 구성돼 고객에게 높은 수준의 사용자 인터페이스, 레인 및 데이터 전송 속도 구성 유연성을

알테라, Mindray Medical International로부터 우수 품질 상 수상

알테라는 자사가 의료 장비를 개발, 제조, 판매하는 세계적 회사인 Mindray Medical International로부터 2013년도 우수 품질 상을 수상했다고 밝혔다. Mindray는 중국에 제조 및 엔지니어링 기반을 두고 있으며 전세계적인 공급망을 통해서 환자 모니터링 및 생명 지원, 시험관 진단, 의료 영상 시스템의 3개 주력 사업 분야에 걸쳐서 다양한 유형의 제품을 공급하고 있다. Mindray는 알테라가 경제성 뛰어난 첨단 프로그래머블 로직 솔루션을 납기에 맞춰서 공급하고 지속적으로 품질, 신뢰성, 서비스에 대한 높은 요구기준을 충족한 것을 인정해서 이 상을 수여하였다. Altera Asia Pacific의 지역 부사장이자 책임 이사인 Erhaan Shaikh는 "우리 회사가 Mindray로부터 이 권위 있는 상을 수상하게 된 것을 큰 영광으로 생각한다. 이 상은 Mindray가 2013년에 전세계 의료 장비 시장에서 큰 성공을 거둘 수 있도록 Altera가 기여했다는 것을 인정하는 것이다. 우리 회사는 고객들에게 혁신적이면서 품질이 뛰어난 제품을 제공하고 뛰어난

대용량 통신 애플리케이션용 MAX 10 FPGA 제품군 출시

알테라 logo

알테라, 차세대 비휘발성 FPGA를 위한 초기 액세스 소프트웨어 제공 알테라는 Generation 10 FPGA 및 SoC 포트폴리오에 가장 최근 추가된 MAX® 10 FPGA를 위한 Quartus® II 베타 소프트웨어 및 초기 액세스 문서를 제공한다고 발표했다. TSMC의 55nm 임베디드 플래시 공정 기술을 기반으로 하는 MAX 10 FPGA는 첨단 프로세싱 성능을 소형 폼팩터, 저비용, 인스턴트 온(instant-on)  프로그래머블 로직 디바이스에 제공함으로써 비휘발성 FPGA 통합을 혁신적으로 구현하였다. 소프트웨어 지원과 제품 문서가 제공됨에 따라 고객은 즉시 MAX 10 FPGA 설계를 시작할 수 있다. 알테라는 최근 1차 MAX 10 FPGA의 테이프 아웃을 완료하고 TSMC와 공동으로 2014년 3분기에 비휘발성 FPGA 제품군 공급을 시작한다. MAX 10 FPGA에 대한 자세한 세부사항은 실리콘과 개발 킷 출시 후 일반에게 공개될 예정이다. 알테라의 MAX 10 FPGA 초기 액세스 프로그램에 참여한 고객은 오늘부터 초기 액세스 문서를 이용할

Altera, 고성능 FPGA에 이용하기 위한 고효율 전력 변환 솔루션 출시

알테라가 보드 개발자들이 POL(point-of-load) 전원 솔루션을 편리하게 설계하고 극히 낮은 시스템 전력으로 극히 높은 FPGA 성능을 달성할 수 있도록 하는 새로운 전력 변환 솔루션을 제공한다고 밝혔다. 이 전력 변환 솔루션은 모노리딕으로 이루어진 40A 드라이버 + 동기 MOSFET 파워트레인으로서 Altera의 고성능 Stratix® V, Arria® 10, Stratix® 10 FPGA 및 SoC의 코어 요구를 충족하도록 설계되었다. 이 새로운 솔루션은 시스템 디자이너들이 자신의 시스템으로 고성능 FPGA를 통합하고자 할 때 필요로 하는 고밀도 고효율 전력 변환 솔루션을 제공한다. 이 새로운 파워트레인 제품(ET4040)은 고성능 FPGA, 프로세서, 메모리의 엄격한 코어 전압 요구를 충족한다. 시스템 디자이너들은 이 40A 파워트레인을 이용해서 단일 위상 또는 다중위상 구성으로 FPGA의 코어 전원 레일을 효율적으로 구동할 수 있다. 이 파워트레인 제품은 또한 DDR3, DDR4, QDR 메모리의 VDDQ 전원 레일에 이용할 수 있으며 하이엔드 서버와 통신

알테라, SoC기반 지능형 로봇 경진대회 공식 후원

알테라 코리아(지사장 김동훈, www.altera.com)는 SoC(System on a Chip)를 활용한 지능형 로봇 경진대회인 '지능형 SoC 로봇워'를 2014년에도 공식 후원한다고 발표했다. KAIST 시스템설계응용연구센터 (SDIA)가 주관하는 '지능형SoC 로봇워 (www.socrobotwar.org)'는 SoC를 활용한 지능형 로봇 구현을 통해 SoC 분야의 고급 기술인력을 양성하고, SoC 및 지능형 로봇 분야의 활성화로 국가 경쟁력 향상을 위한 것이 그 목적이다. 전국의 대학(원)생을 대상으로 하는 이 대회는 지난 2002년을 시작으로 2014년 제 13회 대회를 맞이하고 있다. 지능형 SoC 로봇워는 매년 약 80여 개 대학, 150여 팀, 600명 이상의 학생들이 참가하며 대학(원)생을 포함한 2인 이상으로 구성된 팀이면 누구나 참가가 가능하며, 참가팀들에게는 로봇과 지능로봇 플랫폼 보드에 대한 이론 및 실습교육에 참가할 자격이 주어진다. '지능형 SoC 로봇워'는 HURO-competition, SoC태권 로봇의 두 가지 종목으로 구분되어 있다. 알테라는 참가신청 후 종목별로 실시되는 출전자격 테스트를 통과한 본선 진출팀들에게 지급되는