아마존 EC2 F1 인스턴트에서 자일링스 버텍스 울트라스케일+ FPGA 사용

xilinx ultrascale

자일링스는 아마존 EC2(Amazon Elastic Compute Cloud) F1 인스턴스에서 고성능 자일링스 버텍스 울트라스케일+(Virtex® UltraScale+™) FPGA를 사용할 수 있게 되었다고 발표했다. 이 인스턴스는 FPGA로프로그래머블 하드웨어 가속을 제공해 사용자가 직접 작업량에 따른요구 조건에 맞는 컴퓨팅 자원을 최적화할 수 있다. 아마존 웹 서비스(Amazon Web Service)는 클라우드에 안전하고유연한 컴퓨팅 용량을 제공하는 반면, F1 인스턴스는 FPGA를 이용해 중요한 작업량에 대한 하드웨어 가속을 수월하게 만든다. FPGA는프로그래밍이 가능하기 때문에 사용자가 하드웨어를 재설계하지 않고도 언제든지 하드웨어 가속을 업데이트하고 최적화할 수 있어 평가와 개선을 위한 시간을 단축시킬 수 있다. F1 인스턴스는 높은 대역폭과 개선된 네트워킹, 매우 높은 컴퓨팅 용량을 요구하는 복잡한 과학, 엔지니어링, 비즈니스 문제를 해결하는데 사용된다. 이 인스턴스는 특히 임상 유전체학, 재무 분석, 비디오처리, 빅데이터, 보안, 머신 러닝처럼 시간에 민감한 분야에서 유용하다.

자일링스 RFSoC 디바이스, 5G 무선통신 위한 획기적인 아키텍처 제공

팀 엘야벡(Tim Eljavec) 자일링스 플랫폼 프로덕트 마케팅 부사장

5G 매시브 MIMO 전파 및 밀리미터파 무선 백홀에서 50-75%의 전력 및 풋프린트 감소를 가능케 해 자일링스는 16나노 올 프로그래머블 MPSoC에 RF급 아날로그 기술을 융합해 5G 무선통신에서 획기적인 통합 및 아키텍처 혁신을 제공한다고 발표했다. 자일링스의 새로운 올 프로그래머블 RFSoC는 디스크리트 데이터 컨버터를 제거해, 5G 매시브 MIMO 및 밀리미터파 무선 백홀 애플리케이션에서 50-75%의 전력 및 풋프린트(footprint) 감소가 가능하다. 팀 엘야벡(Tim Eljavec) 자일링스 플랫폼 프로덕트 마케팅 부사장(사진)은 지난 2월 기자간담회를 열고, "5G 매시브 MIMO 안테나 어레이 전파 장치 및 밀리미터파 무선 백홀에서 자일링스 16나노 올 프로그래머블 MPSoC는 시스템 통합에서의 혁신을 통해 전력 및 풋프린트를 50~75%까지 획기적으로 줄였다."고 강조했다. 매시브 MIMO 안테나 어레이는 5G 전개를 위해 도입이 필수적이다. 대규모 2D 안테나 어레이 시스템은 5G에 필요한 스펙트럼 효율성 및 네트워크 고밀화를 높이는 핵심 요소로, 제조사는 상용화에

아마존 EC2 F1 인스턴스, 자일링스 16나노 FPGA 채택

자일링스 logo

유전체학, 재무분석, 비디오 프로세싱, 빅데이터, 보안, 머신 러닝 추론 가속화   자일링스는 아마존 웹 서비스(AWS)가 아마존 엘라스틱 클라우드 컴퓨트(Amazon EC2) F1 인스턴스 타입에 자일링스 16나노 울트라스케일+ FPGA를 채택해 유전체학, 재무분석, 비디오 프로세싱, 빅데이터, 보안, 머신 러닝 추론 등의 작업을 가속한다고 발표했다.   AWS는 아마존 EC2 F1 인스턴스 외에, FPGA 개발자 아마존 머신 이미지(Amazon Machine Image, AMI)도 발표했다. 이것은 자일링스의 Vivado® 디자인 스위트와 Vivado 라이선스가 포함된 개발 툴 및 스크립트로 구성되어 있다.   자일링스의 기업전략 마케팅 수석 부사장 스티브 글레이저(Steve Glaser)는, “FPGA가 클라우드에서 대세가 될 것이라 믿고 있다”고 말하며, “지난 주 AWS의 발표는 이것이 지금 현재 일어나고 있고, 여세를 몰아가고 있다는 증거다”라고 덧붙였다.   아마존 EC2 F1 인스턴스에 대한 자세한 정보는 https://aws.amazon.com/ec2/instance-types/f1에서 볼 수 있고, AWS 개발자 블로그는 https://aws.amazon.com/blogs/aws/developer-preview-ec2-instances-f1-with-programmable-hardware에서 볼 수 있다.  

자일링스, IBM과 수퍼베슬 OpenPOWER 개발 클라우드에서 FPGA 기반 가속화

Xilinx SDAccel 개발 환경

  자일링스는 IBM과 수퍼베슬(SuperVessel) OpenPOWER 개발 클라우드에서의 FPGA 기반 가속을 촉진할 예정이라고 밝혔다. 수퍼베슬에서 빅데이터 분석, 머신 러닝과 같이 높은 성능을 요구하는 애플리케이션은 자일링스 SDAccel™ 개발 환경을 이용하게 되어 있다.   SDAccel은 애플리케이션 개발자가 OpenCL™ 및 C, C++의 알고리즘을 만들어 자일링스 FPGA 기반 엑셀러레이터 보드에 바로 컴파일 할 수 있다. 이러한 관리 환경은 FPGA 기반 애플리케이션 개발을 보다 빠르게 해주며 전세계 커뮤니티 개발자들의 접근성을 한층 더 향상시켜 줄 것으로 기대된다.   수퍼베슬은 애플리케이션 개발자와 시스템 디자이너, 학술 연구자들이 심층 분석, 머신 러닝, 사물인터넷(IoT) 등 최신 애플리케이션의 솔루션을 제작, 테스트 및 시범 운영할 수 있는 가상 R&D 엔진의 역할을 하는 최초의 오픈 액세스 클라우드 서비스이다. 자일링스 SDAccel 개발 환경은 완성형 소프트웨어 정의 통합 개발 환경, IDE(Integrated Development Environment)으로서 개발자들이 FPGA 기반 가속을 위한 컴파일, 프로파일, 디버그

자일링스, 데이터센터용 UltraScale+ 이더넷 포트폴리오 발표

자일링스 logo

디자인 시간을 단축하는 자일링스의 25G 및 50G, 통합 100G RS-FEC 솔루션 데이터센터 인터커넥트, 서비스 공급자 및 기업형 애플리케이션에 적합 자일링스는 데이터센터 인터커넥트, 서비스 공급자 및 기업형 애플리케이션을 위한 업계에서 가장 유연하고 종합적인 이더넷 포트폴리오를 발표한다고 밝혔다. 자일링스의 종합 IP 포트폴리오에는 25GBASE-CR/KR, 50GBASE-CR2/KR2, 100GBASE-CR4/KR4 IP와 새로 도입된 통합 100G 이더넷 MAC 및 RS-FEC IP가 있다. 이 포트폴리오에 가장 최근에 추가된 자일링스의 통합 100G 이더넷 MAC 및 통합 RS-FEC가 내장된 16nm 울트라스케일+(UltraScale+)™ 디바이스는 FPGA 소프트 IP 구현 대비 80%의 전력 감소 및 로직 사용량의 현저한 감소를 제공한다. 모바일 트래픽 및 클라우드 컴퓨팅으로 인한 수요 증가로 데이터센터 광 링크는 100G 이더넷까지 시행되며, 이는 기존 10G 이더넷 포트 다운링크에 영향을 준다. 또한 10G 이더넷 포트를 25G 이더넷으로 업그레이드하여 2.5배까지 성능을 증가시킬 수 있다. 울트라스케일 아키텍처의 자일링스® 통합 100G

자일링스, 56G PAM4 트랜시버 기술 선보여

자일링스 logo

차세대 고밀도 400G 및 테라비트 인터페이스로 새로운 이더넷 발전 실현 자일링스는 4단계 PAM4(Pulse Amplitude Modulation) 전송 체계를 이용해 56G 트랜시버 기술을 실행하는 16nm FinFET+ 기반의 프로그래머블 디바이스를 개발했다고 밝혔다. 업계에서 차세대 라인 레이트로 확장성이 가장 뛰어난 시그널링 프로토콜로 인정받고 있는 PAM4 솔루션은 기존 인프라 대역폭을 2배로 늘려 광학 및 구리 인터커넥트를 위한 새로운 이더넷 배치를 도와준다. 자일링스는 PAM4가 대중화되기에 앞서 현재 56G의 혁신 기술을 도입해 선보이며, 공급자 및 에코시스템 회원사들의 교육을 돕고 변화에 대비하고 있다. 클라우드 컴퓨팅, 산업용 사물인터넷(IIoT), 소프트웨어 정의 네트워크(SDN, Softward-Defined Network)와 같이 트렌드가 무한한 대역폭의 필요성을 높이고 촉진함에 따라 기술 혁신은 50G, 100G, 400G 포트 확장은 물론이며, 비용과 비트당 전력을 늘리지 않고도 테라비트 인터페이스로 포트 밀도를 극대화해야 한다. 표준화된 차세대 라인 레이트는 이러한 지속적인 대역폭 요건을 충족하는데 무엇보다 중요하다. 자일링스는

자일링스, 비바도 디자인 수트로 통합 및 시스템 레벨 디자인 시간 단축

자일링스 logo

자일링스는 프로그래머블 업계 최초의 SoC 강도 디자인 수트인 비바도™ 디자인 수트(Vivado™ Design Suite)를 새롭게 선보이며, 두 가지 주요한 생산성 개선 사항을 발표했다. 비바도 디자인 수트 2013.1 릴리즈는 보다 빠른 시스템 통합을 위해 새로운 IP 중심의 디자인 환경과 빠른 C/C++ 시스템 레벨 디자인 및 HLS(High-Level Synthesis)를 지원하는 종합 라이브러리 세트를 포함하고 있다.   IP 창출 및 통합 가속화 자일링스는 올 프로그래머블 FPGA 디바이스에서 고집적, 복잡한 디자인 작업 속도를 높이기 위해, 비바도 IPI(IP Integrator)의 얼리 액세스(early access) 릴리즈를 출시했다. 비바도 IPI를 사용하면 RTL, 자일링스 IP, 서드파티IP, C/C++ 합성 IP 등을 빠르게 통합할 수 있다. 또한 IPI는 ARM AXI 인터커넥트 및 IP 패키징용 IP XACT와 같은 산업 표준에 기반하고 있으며, 자일링스 올 프로그래머블 솔루션에 최적화된 지능형 오류 제거 기술(correct-by-construction) 어셈블리 기능을 제공한다. IPI는 비바도 디자인 수트를 기반으로 IP인식 자동

자일링스, 이종 시스템 개발을 앞당기기 위해 멀티코어협회 OpenAMP 그룹 합류

자일링스는 멀티코어협회(MCA, Multicore Association) OpenAMP 그룹에 합류했다고 밝혔다. 멀티코어협회 마커스 레비(Markus Levy) 회장은 “새로운 MCA OpenAMP 그룹의 설립과 추진함에 있어 이종 시스템 개발을 위한 FPGA 와 SoC 기반 솔루션에서 많은 경험을 가지고 있는 자일링스가 보여준 노력에 박수를 보낸다.”라고 말했다. 멀티코어협회는 프로세서 및 인프라, 디바이스, 소프트웨어, 애플리케이션 등의 멀티코어 관련 제품에 관심이 있거나 종사자 및 이를 양산하는 판매 업체들을 위한 중립적인 포럼이다. 현재 협회는 멀티코어 가상화, 멀티코어 통신, MPP(Multicore Programming Practices), 툴 인프라(TIWG) 등에 역량을 집중하고 있다. 자일링스의 OpenAMP 프레임워크는 이종 시스템 개발을 간소화하여 업계 유일의 16nm 멀티프로세싱 징크(Zynq)® 울트라스케일+(UltraScale+)™ MPSoC 디바이스 양산함에 있어 OpenAMP 구현을 완벽하게 지원한다. 이 OpenAMP 프레임워크는 자일링스® 독립 환경인 FreeRTOS와 리눅스 운영체제(OS)사이에서 뛰어난 상호운용성과 통신을 지원한다. 리눅스 OS는 징크 울트라스케일+ MPSoC상에서 ARM® A53 혹은 R5 코어와 Zynq-7000 올

자일링스, 데이터 센터 인터커넥트에서 비용 효율을 높여주는 획기적인 트랜시버 발표

자일링스 logo

5미터의 구리 케이블당 25Gb를 지원하는 업계 최초의 FPGA, 버텍스 울트라스케일 디바이스   자일링스는 데이터 센터 인터커넥트의 비용 효율을 높여주는 획기적인 트랜시버 기술을 발표한다고 밝혔다. 자일링스의 버텍스(Virtex)® 울트라스케일(UltraScale)™ 디바이스는 데이터 센터에서 25GE, 50GE, 100GE 구리 케이블 및 백플레인 IEEE을 준수한다. 또한, 데이터 센터에서 최대 5 미터의 구리 케이블까지, 그리고 백플레인 인터커넥트에서 최대 1미터까지 지원하는 관련 규격들을 충족한다.   이러한 규격에는 IEEE 802.3bj 100GBASE-CR4/KR4, IEEE 802.3by 25GBASE-CR/CR-S/KR/KR-S 및 25Gb(기가비트) 이더넷 컨소시엄 50GBASE-CR2/KR2 등이 있다. 이로써 데이터 센터 고객들은 비용 및 전력이 최적화된 솔루션으로 어떤 규격이나 규격을 준수하는 판매 업체든 ToR(top-of-rack) 스위치로 서버를 연결하여 광 케이블 대신 nx25G 구리 케이블을 사용할 수 있다.   자일링스의 트랜시버 기술은 뛰어난 신호 품질과 자동 조정 이퀄라이제이션으로 최고의 신호 무결성과 가장 빠른 직렬 링크 구현했다. 버텍스 울트라스케일 FPGA는 통합된 100G 이더넷 MAC IP,

자일링스, 업계 최초의 하이엔드 FinFET FPGA인 16nm 버텍스 울트라스케일+ 디바이스 출시

FinFET FPGA인 16nm 버텍스 울트라스케일+

100여 개 이상의 고객사들과 울트라스케일+ 포트폴리오 및 디자인 툴 협력   자일링스는 TSMC의 16FF+ 프로세스가 사용된 업계 최초의 하이엔드 FinFET FPGA인 버텍스(Virtex)® 울트라스케일+(UltraScale+)™ FPGA를 출시한다고 밝혔다. 자일링스는 울트라스케일+ 포트폴리오 및 디자인 툴에서 100 여 개 이상의 고객사들과 활발한 협력을 진행하고 있으며, 그 가운데 60 곳 이상은 이미 디바이스 및 보드를 주문했다.   버텍스 울트라스케일+ 디바이스가 징크(Zynq)® 울트라스케일+ MPSoC와 킨텍스(Kintex)® 울트라스케일+ FPGA에 포함되면서, 자일링스® 16nm 포트폴리오의 3개 제품군을 모두 이용할 수 있다. 버텍스 울트라스케일+ 디바이스는 업계 유일의 20nm 하이엔드 FPGA인 버텍스 울트라스케일 제품군의 성공을 기반으로 하고 있다. 이 새로운 디바이스는 32G 트랜시버, PCIe® Gen 4 통합 코어 및 UltraRAM 온칩 메모리 기술과 같은 업계를 선도하는 기술역량을 이용하여 차세대 데이터 센터, 400G 및 테라비트 유선 통신, 테스트 및 계측, 우주항공, 국방 시장에서 요구되는 성능과 통합을 제공하고